

# WIZNET 系列芯片的硬件设计


WIZNET\_BEIJING\_CENTER

# 梗概

- 原理图设计要点
- PCB设计要点
- Wiznet开源硬件库 v1.0


# 原理图设计要点 1

## 1. 晶振电路设计




# 原理图设计要点 2

## 2. SPI接口, INT, RESET脚设计



# 原理图设计要点 3


## 3. 以太网电路设计



# 原理图设计要点 4


## 4. PHY 模式选择

PMODE [2:0]			Description
2	1	0	
0	0	0	10BT Half-duplex, Auto-negotiation disabled
0	0	1	10BT Full-duplex, Auto-negotiation disabled
0	1	0	100BT Half-duplex, Auto-negotiation disabled
0	1	1	100BT Full-duplex, Auto-negotiation disabled
1	0	0	100BT Half-duplex, Auto-negotiation enabled
1	0	1	Not used
1	1	0	Power Down mode
1	1	1	All capable, Auto-negotiation enabled



# PCB设计要点 1


- 器件布局



- RJ-45的地和系统地之间进行隔离处理并用电容相连，最好是耐压电容。
- 为了取得比较好的ESD效果，隔离平面的宽度最好达到80mil。
- 偏置电阻放置尽可能离变压器近
- 变压器以及RJ-45远离高频电路

## PCB设计要点 2

- 以太网走线



- 禁止直角及锐角走线
- TXOP和TXON, RXIP和RXIN尽量等长走线,间距 (L) 也尽可能的小, 比如4mil.每对线间设隔离地, 宽度(W)尽量30mil以上,和其他的信号线保持一定的间距,最好以底隔开, 宽度 (K) 30mil以上。
- 线宽最好6mil~12mil, 比如8mil



# WIZNET 开源硬件库 V1.0

- 本库包含所有WIZNET芯片的原理图封装，PCB封装，3D封装。
- 基于Altium Designer
- 下载地址：

